# SEMICONDUCTOR DEVICE

Patent Number:

JP4012555

Publication date:

1992-01-17

Inventor(s):

NAGURA HIDEAKI; others: 01

Applicant(s)::-

MATSUSHITA ELECTRON CORP

Requested Patent: JP4012555

Application Number: JP19900116249 19900502

Priority Number(s):

IPC Classification:

H01L23/29

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To make it possible to efficiently dissipate the generated heat by mounting a semiconductor element on a recessed portion or a projected portion to decide a position of a heat sink, and then by packaging it with resin.

CONSTITUTION:A heat sink 1 is formed by a copper plate or an aluminum plate which has high heat conduction. A mounting hole 3 is perforated through the fin of the heat sink, and a recessed portion 4 of the heat-dissipating to decide the position in the central part of the heat sink. A packaged semiconductor element 6 is mounted on the recessed portion 4 of the heat sink by soldering or other methods, and is coated by a package 7 consisting of epoxy resin. In this way, the heat to be generated in a device for semiconductor can be efficiently dissipated.

Data supplied from the esp@cenet database - 12

JP-A-4-12555 claims a semiconductor device in which a radiation plate having a concave or convex surface for positioning is connected to a semiconductor element.

⑩日本国特許庁(JP) ⑪特許出顯公開

# 

Mint. Cl. 3 H 01 L 23/29

庁内整理番号 造別紀号

❸公開 平成4年(1992)1月17日

7220-4M H 01 L 23/36

審査請求 未請求 請求項の数 1 (全3頁)

半導体装置 ❷発明の名称

②特 願 平2-116249

❷出 願 平2(1990)5月2日

大阪府門真市大字門真1006番地 松下電子工業株式会社內 英 明 大阪府門真市大字門真1006番地 松下電子工業株式会社內 伊発

正 弘 大阪府門真市大字門真1006番地 **伊発明**者 松下電子工業株式会社 勿出 願 人

弁理士 栗野 重孝 外1名

四代 理 人

1、発明の名称

半導体装置

2 、特許請求の範囲

あらかじめパッケージされた半導体素子に、飲 置決め用の凹面または凸面を設けた牧無板を接続 し樹脂でパッケージした半導体装置。

3、発明の詳細な説明

童宴上の利用分野

本発明は各種電子機器に使用される大電力用の 半導体装置に関する。

従来の技術

従来、半導体装置の大電力化をはかる方法とし て、パッケージ自体を大きくし、1Cチップから の食無をよくする方法、あらかじめパッケージし た半導体装置を放航フィンにネジ締め等で取付け、 放熟フィンにより放熱をよくする方法および飼料 基板に半田付けする方法などがある。

発明が解決しようとする課題

しかしながら上記の構成では半導体装置内に無

が蓄積されるという問題点、半導体装置を使用す ろ電子機器の容務によって放焦フィンの大きさが 限定されるという問題点および回路基板の大きさ によって放無効果が異なるという問題点を有して

本発明は上記の問題点を解決するもので、半導 体装置内で発生する熱を効率的に放散させること ができる半導体装置を提供することを目的とする。


課題を解決するための手段

この目的を達成するために本発明の半導体装置 は、半導体素子に位置決め用の凹面または凸面を 設けた敦熱板を接続し樹脂でパッケージした構成 を有している。

この構成によって、半導体素子と敦熱板を接着 する半田の夜れをよくすると目時に、半導体装置 の取付けを正確に規定できることとなる。

#### 实施例

以下本発明の一実施例について、図面を参照し なから説明する。



第1回に示すように、放無板1は無伝導度のよい側板やアルミニウムなどで形成され、その放無フィンには取付け孔3が致けられ、また中央部分には位置決め用の回面4が形成されている。そして、第2回および第3回に示すようにバッケージされた半導体案子6が、この放無板1の回面4に半田付けなどにより取り付けられ、エポキシ崇無からなるバッケージ7で被覆されている。

以上のように構成された半導体装置の無抵抗の 割定値を、従来例と比較して第4図に示す。

これから明らかなように、本実施例の無抵抗が 従来例のそれに比べで低く、またそのばらつきも 小さい。

以上のように、本実施例によれば凹面を設けた
数無板に半導体素子を半田付けし樹頭によりパッケージする構成により、無抵抗が大巾に低低下した。
生する熱を効率的に放散させられるので、大電力
化できる。故無板への取付け位置が正確に規定で
きるので、半導体装置の特性および外形寸法のは
らつきを少なくすることができる。さらに半導体

体接置の一実施例における半導体来子の一例の正面図、同図(b)はその側面図である。第3図(a)は同じく半導体索子の他の例の正面図、同図(b)はそのA~A・新面図である。第4図は本発明の一実施例と従来例の半導体接置の熱抵抗の對定質の分布図、第5図(a)は本発明の半導体接置の他の実施例における故熱板の正面図。同図(b)はその側面図、同図(c)はその底面図である。

1 . 2 ……故熱板、4 ……凹面、5 ……凸面、6 ……半導体素子、7 ……パッケージ。

代理人の氏名 井理士 果野重孝 ほか1名

質量の技能フィン取付けれた利用してアルミニウム板などの対象フィンを取付けることにより、一層の大電力化がはかれる。また、あらかじめパッケニジした半導体素子に対象板を付加する構成であるので、製造工程で高級な設備や高級な材料を必要とせず、並合的なコスト低減もできる。


なお実施例において、凹面4を及けた放熱板 l を用いたが、第5回に示すように凸面5を及けた 放熱板 2 を用いてもよい。

#### 発明の効果

以上の取明からも明らかなように、本発明は、半導体素子を、放無板の位置決め用の凹面または凸面の部分に取付け、さらに樹類でパッケージした構成であるので、発生する無を効率的に放散させることがで、大電力用半導体装置を実現できるものである。

# 4、図面の簡単な説明

第1回(a)は本発明の半導体装置の一実施例における故無板の正面図、同図(b)はその側面図、同図(c)はその側面図、同図(c)はその底面図である。第2図(a)は本発明の半導



森 2 四

